Vivado IPI で Add moduleしたときのインターフェースパラメータの伝搬

FPGA

Vivado IPI は、「Add Module」を行うことで簡単にモジュールのインスタンスを追加できます。特にAXI関係はポート名から自動的にインターフェースを推論してくれるため非常に便利です。しかし、Vivado 2018.2では、その他のインターフェースは、インスタンス…

2018-04-15

PythonからIPにデータのアドレスを設定する

FPGA

FPGAに実装した行列計算IPにnumpyのndarrayのデータが格納されたアドレスを設定したいことがあったのでメモ

2018-02-07

ZYBO-Z7を用いたLチカ（PythonからFPGAのLEDを叩く）

FPGA

ZYBO-Z7上でUbuntuが走るようになり、もう少し高級な言語で制御したくなったので、 Pythonの勉強も兼ねて PYNQ のコードから必要そうなところだけ抜き出してLチカを行った。

2018-01-14

ZYBO Z7-20 のpreset.xmlの修正

FPGA

現状のdigilentが配布しているボードファイルは下記のようにENET0の設定が間違えている。 githubのレポジトリを見たら2018/2/9に修正されました。下記変更は必要ありません。よくよく見たらgithubのレポジトリの修正が間違えているためpresetが正しく反映…

2018-01-13

ZYBO-Z7を用いたLチカ(Ubuntu16.04＋/sys/class/gpio編)

FPGA

前回眠くて途中になっていた /sys/class/gpio からのLチカをさせる。 aster-ism.hatenablog.com

2018-01-10

ZYBO-Z7を用いたLチカ(Ubuntu16.04編)

FPGA

前回Petalinuxを使ってLチカをしました。 aster-ism.hatenablog.com PetaLinuxはopencvとか色々ビルドすることはできますが、やっぱりapt-get等で簡単にインストールしたいので、ubuntuを起動して基本的に前回の PetalinuxによるLチカと同じことをやります。

2017-10-21

ZYBO-Z7を用いたLチカ(Petalinux編)

FPGA

ZYBO Z7(20) を買ったので、PetalinuxによるLinuxビルドを簡単なLチカを行う。使用バージョンはVivado/SDK/Petalinux 2017.2

2017-10-21

Windows用Vivado開発環境

FPGA

毎回Vivadoの環境を構築するときに、どうだったかなぁと忘れてしまっているので個人向けのメモ。概要としては、Surface Pro 4(Windows10)のHyper-V上のUbuntu 16.04に開発ツールをインストールする。

2017-09-25

ARTY S7ゲット

FPGA

リコンフィギュアブルシステム研究会に参加したところ、懇親会でDigilentのSpartan7ボード ARTY S7をじゃんけんでゲットしました。Digilentさん、Avnetさんありがとうございました。頂いたのに、何もしないのは流石に失礼なので、簡単にLチカした記事書いて…

2017-07-11

UARTを用いたZYNQとのファイル転送

FPGA

会社で使用しているZYNQボード、使える通信手段がJTAGとUARTのみという悲しいもの。せめて、ethernetが使えれば簡単にファイル転送ができるのに…… ということで、UARTを使ってZYNQとデータのやり取りする方法について調べた覚書き。なお、結論からいうと、P…

2015-12-19

FPGAで動画にキュアパインを重ねる

AdventCalendar FPGA

これはプリキュアAdvent Calender 2015の19日目の記事です。フレッシュプリキュアのブルーレイボックスを楽しみにしながらキュアパインと戯れる日々を過ごしているaster_ismです。はやく、ぶっきーに会いたいです。さて、昨年のプリキュアAdvent Calenderで…

2015-04-26

Vivadoを使ったFlashメモリへの書き込み

FPGA

開発環境はVivadoにほぼ移行したのに，未だにFlashへの書き込みはiMPACT(LabToolだけインストール)を使っているのが嫌になったので，すべてVivado上から行うための方法について調べた（覚え書）．参考としたのは，UG908 Vivado Design Suite ユーザーガイド…

2015-03-13

Vivado SimulatorによるDPI-Cシミュレーション

FPGA

UG900 Vivado Logic Simulation*1 のAppendix E: Direct Programming Interface (DPI) in Vivado Simulatorを参考にC言語で書いたCSVファイルの読込み関数をAXI4 Lite のマスタIPで呼び出して，このCSVに従ってマスタが動作するようにします． *1:http://www…